Requested Patent:

JP8274185A

Title:

MANUFACTURE OF MOS TRANSISTOR:

Abstracted Patent:

JP8274185;

Publication Date:

1996-10-18;

Inventor(s):

TSUKAMOTO MASANORI:

Applicant(s):

SONY CORP;

Application Number:

JP19950073694 19950330;

Priority Number(s):

IPC Classification:

H01L21/8238; H01L27/092; H01L21/20; H01L21/265; H01L29/78; H01L21/336;

Equivalents:

ABSTRACT:

PURPOSE: To prevent the diffusion of boron from the p-type gate electrode of a MOS transistor while using means of high reproducibility, by forming an amorphous silicon film on the gate insulation film of the MOS transistor to change it into a polysilicon film through annealing it under specific conditions, and thereafter, by forming the gate electrode of the MOS transistor through patterning the polysilicon film, etc.

CONSTITUTION: A MOS transistor with a gate electrode G1 at least one portion of which comprises a p-type semiconductor film is manufactured. In that case, an amorphous silicon film is formed on a gate insulation film 5, and the amorphous silicon film is annealed for an hour or more at 550-700 deg.C to change it into a polysilicon film 6p. Thereafter, patterning at least the polysilicon film 6p, the gate electrode G1 is formed, and using the gate electrode G1 as a mask, the injection of p-type impurity ions is performed. Thereby, concurrently with the formations of the source/drain regions of the MOS transistor, the conduction type of the gate electrode G1 is made to be p-type.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-274185

(43)公開日 平成8年(1996)10月18日

(51) Int.Cl.6	識別記号	庁内整理番号	FΙ		技術表示箇所
H01L 21,	/8238		H01L	27/08 3 2 1 D)
27,	/092			21/20	
21,	/20			21/265 P	
21,	/265			ବ	!
29/	/78			A	
		審査請求	未請求 請求	マイス できょう できょう できょう でんしゅう でんしょ でんしょ (全 8 頁) かんしょう しゅうしゅう しゅうしゅう しゅうしゅう かんしょう はんしょう はんしょ はんしょう はんしょう はんしょう はんしょく はんしょ はんしょ はんしょ はんしょ はんしょ はんしょ はんしょ はんしょ	() 最終頁に続く
(21)出願番号	特願平7-73694		(71)出願	لـ 000002185	
				ソニー株式会社	
(22)出顧日 平成7年(1995) 3月30日 東京都品川区北		東京都品川区北品川6丁	目7番35号		
		(72)発明者 塚本 雅則			
			東京都品川区北品川6丁目7番35号 ソニ		
				一株式会社内	
			(74)代理/	人 弁理士 小池 晃 (外	2名)


(54) 【発明の名称】 MOSトランジスタの製造方法

(57)【要約】

【目的】 p型MOSトランジスタ (PMOS) のp型 ゲート電極からのB (ホウ素) の拡散あるいはゲート絶 緑膜突き抜けを防止する。

【構成】 ゲート酸化膜5上にアモルファス・シリコン膜6aを成膜した後、結晶核発生速度の遅い低温長時間アニールによりこれを十分に粒径の大きいポリシリコン膜6pに変化させる。つまり、この段階で後にゲート電極Gi となるべき部分の大粒径化が終了しているため、この後にWSi,膜7を成膜するための減圧CVDやソース/ドレイン領域12活性化のためのラピッド・サーマル・アニール等の様々な熱処理を経ても大粒径状態が維持され、Bの粒界拡散を生じにくい膜となる。

【効果】 PMOSの閾値電圧Vtaの上昇やサブスレッショルド・スイングの増大が防止され、動作速度と信頼性が向上する。



【特許請求の範囲】

【請求項1】 少なくとも一部がp型半導体膜より構成 されるゲート電極を有するMOSトランジスタの製造方 法において、

ゲート絶縁膜上にアモルファス・シリコン膜を成膜する 第1工程と、

前記アモルファス・シリコン膜を550~700℃で1 時間以上アニールしてポリシリコン膜に変化させる第2

ト電極を形成する第3工程と、

前記ゲート電極をマスクとしてp型不純物のイオン注入 を行うことによりソース/ドレイン領域を形成すると共 に該ゲート電極の導電型をp型とする第4工程とを有す るMOSトランジスタの製造方法。

【請求項2】 前記第1工程でアモルファス・シリコン 膜を成膜した後、該アモルファス・シリコン膜のゲート 電極形成部以外の領域にシリコンもしくはアルゴンの少 なくとも一方をイオン注入する請求項1記載のMOSト ランジスタの製造方法。

【請求項3】 前記第2工程でポリシリコン膜を形成し た後、この上に高融点金属シリサイド膜もしくは高融点 金属膜を積層して複合膜を構成し、前記第3工程ではこ の複合膜をパターニングしてゲート電極を形成する請求 項1記載のMOSトランジスタの製造方法。

【請求項4】 前記ゲート電極がp型不純物としてホウ 素を含むと共に、フッ素を取り込んでなる請求項1ない し請求項3のいずれか1項に記載のMOSトランジスタ の製造方法。

【請求項5】 前記フッ素は、前記第1の工程における 30 前記アモルファス・シリコン膜へのBF2 * のイオン注 入、もしくはB⁺ とF⁺ の共イオン注入に伴って前記ゲ ート電極へ取り込まれる請求項4記載のMOSトランジ スタの製造方法。

【請求項6】 前記フッ素は、前記ポリシリコン膜の上 に積層される前記高融点金属シリサイド膜もしくは前記 高融点金属膜から前記ゲート電極へ取り込まれる請求項 4記載のMOSトランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はMOSトランジスタの製 造方法に関し、特にCMOS(相補型MOSトランジス タ)回路中のp型MOSトランジスタ (PMOS) のp 型ゲート電極からのホウ素(B)拡散、あるいはBのゲ 一ト酸化膜突き抜けを抑制する方法に関する。

[0002]

【従来の技術】同一基板上にn型MOSトランジスタ (NMOS) とp型MOSトランジスタ (PMOS) と を共存させた相補型MOSトランジスタ (CMOS) 回

費電力が低く、また微細化や髙集積化が容易であるため 高速動作が可能であるといった利点を有し、メモリ素子 や論理素子をはじめ多くのLSI構成デバイスとして広 く用いられている。近年ではゲート長0. 1μm以下の MOSトランジスタの室温動作も確認されていることか ら、CMOS回路の髙集積化と微細化が今後も進展し続

けることは確実である。

2

【0003】ところで、従来からPMOSのゲート電板 の構成材料としては、NMOSのゲート電極と同様、n 少なくとも前記ポリシリコン膜をパターニングしてゲー 10 + 型ポリシリコン膜、あるいはこの上に高融点金属シリ サイド膜や高融点金属膜を積層したポリサイド膜、ポリ メタル膜といった材料が用いられてきた。これは、n+ 型ポリシリコン膜が髙温プロセスに良く耐え、またチャ ネル・プロファイルが埋込み型となるために高いバルク 移動度を利用して動作を高速化することができたからで ある。しかし、埋込みチャネル型のMOSトランジスタ では、ソース/ドレイン領域から迫り出している空乏層 の先端がゲート電界の影響により基板の深い部分で互い に接近するため、パンチスルーが生じ易い問題がある。 20 したがって、デザイン・ルールがディープ・サブミクロ ン以下に縮小される世代においては、埋込みチャネル型 では短チャネル効果の抑制が困難となり、ゆえに表面チ ャネル型の採用が望まれている。PMOSのゲート電板 をp⁺ 型ポリシリコン膜を用いて構成すれば、表面チャ ネル型のプロファイルを実現することができる。

【0004】PMOSのゲート電極材料にp⁺型ポリシ リコン膜が望まれる理由は、他にもある。NMOS, P MOSのいずれのゲート電極にもn⁺ 型ポリシリコン膜 を用いる従来のCMOS回路では、NMOSとPMOS との間に仕事関数差が存在し、この差に起因して閾値電 圧V₁₁が非対称となっている。このため、PMOSのチ ャネル領域に浅くホウ素をイオン注入して両トランジス タの閾値電圧Vぃをほぼ等しく(通常は1V以下)設定 していた。しかし、閾値調整用のイオン注入により基板 表面の不純物濃度を上昇させると、基板表面付近のキャ リア移動度が低下して動作高速化に不利となるため、将 来的にはチャネル不純物濃度を低下させることが必須で ある。そこで、仕事関数の大きいp⁺ 型ポリシリコン膜 をPMOSのゲート電極として用いれば、チャネル不純 40 物濃度を上げずにNMOSとPMOSとの間で閾値電圧 Vııを対称化することができる。このことは、CMOS インパータとして基本ゲートを構成した場合のトランジ スタの入出力特性を対称化し、信号伝達特性の対称性を 改善することにつながる。

[0005]

【発明が解決しようとする課題】ところで、CMOS回 路の製造工程では一般に、NMOSのゲート電極もPM OSのゲート電極も共通のポリシリコン膜のパターニン グにより形成されるので、両者に互いに異なる導電型を 路は、両トランジスタのオン時のみ電流が流れるため消 50 付与するためには、それぞれのゲート電極となるべき領

域にマスクを介してイオンを打ち分けることが多い。す なわち、n⁺型ゲート電極となる領域にはAs⁺やP⁺ をイオン注入し、一方、p⁺ 型ゲート電極となる領域に はB⁺ やBF₂ + をイオン注入するか、もしくはB⁺ と F⁺ の共イオン注入を行う。

【0006】ここで、BF2 + はその解離特性や比較的 大きな質量ゆえに、B* に比べて飛程を小さく制御した りチャネリングを防止する上で有利である。また、B+ とF⁺ の共イオン注入にも同様の効果がある。さらに、 Fにはゲート酸化膜(SiO2)の界面トラップ密度を 10 低下させるという優れた効果がある。しかしその反面、 FにはBの拡散を促進し、場合によってはBをゲート酸 化膜を突き抜けて基板(Si)まで到達させてしまうと いう問題がある。この拡散は、後工程におけるソース/ ドレインの活性化アニール、SALICIDE(自己整 合的シリサイド化) プロセス、層間絶縁膜のリフロー 等、様々な熱処理の時点で生じ得る。

【0007】B*のイオン注入では、ポリシリコン膜中 に下が取り込まれることはないため、このポリシリコン 膜を単独でゲート電極材料とする限りはBの拡散は促進 20 されない。仮に若干の拡散が生じたとしても、Bがゲー ト酸化膜を突き抜けるには至らず、ゲート酸化膜中で安 定化される。しかし、このポリシリコン膜上にゲート抵 抗の低減を目的として高融点金属シリサイド膜や高融点 金属膜が積層されていると、これらの膜中に残留してい るFがポリシリコン膜中へ取り込まれる。このような場 合には、たとえイオン注入がB⁺ を用いて行われていて もやはりFによりBの拡散や突き抜けが促進されてしま う。たとえば、WF。をSiH。で還元する減圧CVD 法で成膜されたWSi」 膜は、残留Fを比較的多く含 30 み、上述のような問題を起こす虞れが大きい。このよう なBの拡散や突き抜けは、PMOSの閾値電圧Viaの上 昇、サブスレッショルド・スウィングの増大、あるいは ゲート絶縁膜の信頼性低下の原因となるので、できる限 り防止しなければならない。

【0008】Bの拡散を抑制する上で有効と考えられる 方法は、熱処理温度の低下あるいは熱処理時間の短縮で ある。しかし、前者ではイオン注入やドライエッチング で生じた結晶欠陥の回復が不十分となるためリーク電流 の増大を招く真れがあり、後者では不純物の活性化が不 40 十分となるため拡散層や配線層の抵抗の上昇を招く虞れ がある。

【0009】また、Bの突き抜けを抑制するためには、 NH₁ やN₂ O等の窒化雰囲気中でゲート酸化膜の急速 熱窒化(RTN)を行う方法が提案されている。しかし これらの方法は、ゲート絶縁膜の膜厚増大やキャリア移 動度の低下によるトランジスタ特性の低下、あるいは固 定電荷や界面準位の増加によるゲート絶縁膜の信頼性低 下といった問題を招き、必ずしも得策ではない。

シリコン膜の結晶粒径を増大させることで拡散経路たる 粒界を減少させ、これによりBの拡散を抑制しようとす る方法が1990年IEEEシンポジウム・オンVLS I テクノロジー (1990 Symposium on VLSI Technology, IBEE) 抄録集 p. 111-112に発表されている。この方法に よると、まずゲート酸化膜上にアモルファス・シリコン 膜を堆積させ、NMOSのn・型ゲート電極とソース/ ドレイン領域、およびPMOSのp⁺型ゲート電板とソ ース/ドレイン領域とをそれぞれ同時に形成している。 この後、ソース/ドレイン領域やゲート電極中の不純物 の活性化アニールと、層間絶縁膜(プラズマCVDによ るSiOz 膜+BPSG) のリフローをいずれも900 \mathbb{C} , 15分間の条件で行っており、これらの熱処理時に アモルファス・シリコン膜の結晶粒径を初めから多結晶 膜として成膜されたポリシリコン膜に比べて2倍以上に 増大させている。これにより、ゲート酸化膜中へのBや Fの拡散が減少し、Si基板へのBの突き抜けを抑制 し、ゲート酸化膜中の電子トラップ密度を低減させるこ とに成功している。なお、上記方法ではアニール温度は 明示されていないものの、ゲート電極のパターニング後 にSALICIDE法によりTiSi、膜を形成してい る旨の記載があり、この段階でも結晶粒の成長が起こっ ている。

【0011】しかしながら、アモルファス・シリコンか らポリシリコンへの結晶化の進み具合は、アモルファス ・シリコン膜が成膜後に経る熱処理条件により大きく変 化するため、上述の方法によっても必ずしも十分な大粒 径化が起こっているとは含えず、また粒径に再現性があ るとも言えない。

【0012】このように、p型ゲート電極からのBの拡 散を防止するための従来の対策は、いずれも決め手を欠 いているのが実情である。そこで本発明は、ゲート絶縁 膜の信頼性を損なうことなく、再現性の高い手法により Bの拡散を防止することが可能なMOSトランジスタの 製造方法を提供することを目的とする。

[0013]

【課題を解決するための手段】本発明のMOSトランジ スタの製造方法は、上述の目的を達するために提案され るものであり、少なくとも一部がp型半導体膜より構成 されるゲート電極を有するMOSトランジスタを製造す る際に、ゲート絶縁膜上にアモルファス・シリコン膜を 成膜する第1工程と、前記アモルファス・シリコン膜を 550~700℃で1時間以上アニールしてポリシリコ ン膜に変化させる第2工程と、少なくとも前記ポリシリ コン膜をパターニングしてゲート電極を形成する第3工 程と、前記ゲート電極をマスクとしてp型不純物のイオ ン注入を行うことによりソース/ドレイン領域を形成す ると共に該ゲート電極の導電型をp型とする第4工程と を経るものである。

【 $0\ 0\ 1\ 0$ 】そこで、これらに代わる手法として、ポリ 50 【 $0\ 0\ 1\ 4$ 】上記ゲート絶縁膜の典型例はシリコン化合

物膜である。MOSトランジスタのゲート絶縁膜として 用いられるシリコン化合物膜には、窒化シリコン膜,酸 化シリコン膜,あるいは酸化シリコン膜で窒化シリコン 膜を挟んだONO膜などが知られているが、本発明では 特に酸化シリコン膜(SiOr)を用いることが有効で ある。

【0015】上記のアニール条件は、通常の不純物活性化アニールに比べるとかなり低温で、かつ長時間の条件である。すなわち本発明は、従来のようにアモルファス・シリコン膜の大粒径化をその後の熱処理時に同時に行 10 うのではなく、成膜直後に緩やかに行うことにより、十分な大粒径化を高い制御性と再現性をもって実現するものである。アニール温度が550℃未満の温度域では結晶核をなかなか発生させることができず、また700℃より高い温度域では核発生速度が速すぎて十分な大粒径化を起こすことができない。より好ましい温度範囲は60~650℃である。また、アニール時間が1時間未満であっても、十分な大粒径化を起こすことができない。より好ましいアニール時間は5~10時間である。

【0016】ここで、前記第1工程でアモルファス・シ 20 リコン膜を成膜した後には、該アモルファス・シリコン 膜のゲート形成部以外の領域にシリコンもしくはアルゴ ンの少なくとも一方をイオン注入し、アモルファス化を 一層徹底させても良い。

【0017】前記ゲート電極は、ポリシリコン膜単独により構成されても良いが、第2工程でポリシリコン膜を形成した後、この上に高融点金属シリサイド膜もしくは高融点金属膜を積層して複合膜を構成し、前記第3工程ではこの複合膜をパターニングしてゲート電極を形成することで、低抵抗化を図っても良い。ポリシリコン膜と30高融点金属シリサイド膜との複合膜はポリサイド膜、高融点金属膜との複合膜はポリメタル膜として知られるものである。

【0018】上記高融点金属シリサイド膜としては、W Sir 膜, TiSir 膜, MoSir 膜, TaSi ェ 膜、PtSi・膜、NiSi・膜など従来公知の膜を 用いることができるが、中でも代表的な膜はWSi、膜 である。WSi, 膜は、一般にWF。をSiH。または SiCl₂ H₂ (ジクロロシラン) で還元する減圧CV Dにより成膜され、SiCl₂ H₂ 還元法の方が膜中の 40 残留Fを低減できることが知られている。なお、高融点 金属シリサイド膜はSALICIDE法により形成する こともできる。この場合は、ポリシリコン膜をパターニ ングした後に基体の全面を高融点金属膜で被覆し、アニ ールを行うことによりゲート電極の上面や基板の活性領 域(ソース/ドレイン領域など)の表面を自己整合的に シリサイド化させ、しかる後に未反応の高融点金属膜を 除去する。一方、上記髙融点金属膜としては、W膜,T i 膜、Mo膜、Ta膜、Pt膜、Ni膜等の従来公知の

6 法,プラズマCVD法,あるいはスパッタリング法によ り成膜する。

【0019】本発明ではポリシリコン膜の大粒径化によりp型不純物の拡散を抑制するので、このp型不純物としてBを含むと共に、製造工程において必然的にフッ素を含有してしまうようなゲート電極を用いても、信頼性の高いMOSトランジスタを製造することができる。このフッ素は、アモルファス・シリコン膜をp型化するためにBF2+のイオン注入もしくはB+とF+の共イオン注入を行う際に取り込まれたり、あるいはポリシリコン膜の上に積層される前記高融点金属シリサイド膜や高融点金属膜からの残留Fの拡散により取り込まれる。

[0020]

【作用】アモルファス・シリコンをポリシリコンに変化させる場合、結晶核の発生を遅らせると結晶粒を大粒径化することができる。本発明では、この核発生の遅延を低温・長時間アニールにより達成する。しかも、本発明ではこのアニールをアモルファス・シリコン膜の成膜に引き続いて行うため、後工程の熱処理条件に影響されることなく、十分かつ再現性の高い大粒径化を行うことができる。

【0021】核発生の遅延は、イオン注入による徹底アモルファス化を併用することで、より顕著となる。すなわち、本発明ではアモルファス・シリコン膜中、ゲート電極形成部以外の領域における核発生速度を極端に低下させるため、ゲート電極形成部では相対的に核発生速度が速くなり、結晶粒の成長はこの領域から外側へ向かって進行する。この結果、ゲート電極内の粒界、すなわち拡散経路が減少し、たとえポリシリコン膜に不純物Bと共に下が含有されていても、Bの拡散や突き抜けが効果的に抑制される。したがって、p型不純物の導入にBF2 *のイオン注入、あるいはB*とF*の共イオン注入を採用したり、ポリシリコン膜の上に残留下を含む高融点金属シリサイド膜や高融点金属膜を積層することも、何ら支障が無くなる。

[0022]

【実施例】以下、本発明の具体的な実施例について説明 する。

【0023】実施例1

本実施例は、本発明をポリサイド・ゲート電極を持つC MOSの製造に適用した例である。本実施例のプロセス を、図1ないし図5を参照しながら説明する。

こともできる。この場合は、ボリシリコン膜をパターニングした後に基体の全面を高融点金属膜で被覆し、アニールを行うことによりゲート電極の上面や基板の活性領域(ソース/ドレイン領域など)の表面を自己整合的に域(ソース/ドレイン領域など)の表面を自己整合的に対けずにさせ、しかる後に未反応の高融点金属膜を除去する。一方、上記高融点金属膜としては、W膜、Ti膜、Mo膜、Ta膜、Pt膜、Ni膜等の従来公知の膜を用いることができる。これらの膜は、減圧CVD 50 オン加速エネルギー280keV,ドース量1.6×1

0¹⁸/cm² とした。また、上記P⁺ のイオン注入条件 は、たとえばイオン加速エネルギー330keV,ドー ス量8×10¹²/cm² とした。さらに、活性領域の表 層部に閾値電圧Vi調整のためのイオン注入を行った 後、パイロジェニック酸化により活性領域の表面に厚さ 約8 nmのゲート酸化膜5を形成した。図1には、ここ までの工程を終了した状態が示されている。

【0025】次に、図2に示されるように、基体の全面 に減圧CVDによりアモルファス・シリコン膜6a(添 宇aはアモルファス状態であることを表す。) を堆積さ 10 せた。この減圧CVDは、一例としてSIH。を原料ガ スとし、堆積温度550℃にて行った。

【0026】続いて、本発明の最大の特色であるアモル ファス・シリコン膜の低温・長時間アニールを行った。 このアニールは、たとえばN2 雰囲気中, 600℃, 5 ~10時間の条件で行った。このときの固相成長によ り、アモルファス・シリコン膜6aは図3に示されるよ うに、最大粒径1μm程度のポリシリコン膜6p (添字 pは多結晶状態であることを表す。) に変化した。

i, 膜7を堆積させた。この減圧CVDは、一例として WF₆ / SiCl₂ H₂ 混合ガスを用い、堆積温度 68 0℃にて行った。これにより、ゲート電極はWーポリサ イド膜により構成されることになる。このWSi、膜の 成膜過程では上述のように700℃近い加熱が行われる ため、従来の方法ではこの間にもアモルファス・シリコ ン膜の結晶成長が若干進行し、結晶粒が小粒径化する一 因となっていた。しかし、本発明ではアモルファス・シ リコン膜6aは既にポリシリコン膜6pに変化している ので、このような懸念はない。

【0028】次に、図示されないレジスト・マスクを介 して上記Wーポリサイド膜をドライエッチングにより異 方性加工し、ゲート電極G: を形成した。このドライエ ッチングは、たとえばC12 /O2 混合ガスと有磁場マ イクロ波プラズマ・エッチング装置を用い、ゲート酸化 膜5に対する選択比を十分に大きく確保しながら行っ た。さらに、PMOS部を図示されないレジスト・パタ ーンで被覆し、上記ゲート電極G:をマスクとしてNM OS部にAs* の低濃度イオン注入を行うことにより、 S部を図示されないレジスト・パターンで被覆し、上記 ゲート電極G₁をマスクとしてPMOS部にBF₂+の 低濃度イオン注入を行うことにより、p型LDD領域 9を形成した。図4には、ここまでの工程が終了した状 態が示されている。

【0029】次に、基体の全面に減圧CVDにより厚さ 約150nmのSiO2 膜を堆積させ、これを異方的に エッチバックしてゲート電極G1 の側壁面上にサイドウ オール10を形成した。続いて、上記ゲート電極G1、

ーンをマスクとして用い、NMOS部にはAs+、PM OS部にはBF2 * をそれぞれ高濃度イオン注入にて導 入し、n⁺ 型ソース/ドレイン領域11およびp⁺ 型ソ ース/ドレイン領域12をそれぞれ形成した。ここで、 As* およびBF2 * のイオン注入条件はいずれも、た とえばイオン加速エネルギー20keV、ドース量3× 1015/cm² とした。なお、このイオン注入の際に は、ゲート電極G」にも同時にイオンが注入されるた め、NMOS部のゲート電極Giの導電型はn+型、P MOS部のゲート電極Giの導電型はp⁺型となる。

【0030】この後、たとえば1050℃、10秒間の 条件でラピッド・サーマル・アニール(RTA)を行う ことにより、n⁺ 型ソース/ドレイン領域11およびp *型ソース/ドレイン領域12の不純物を活性化させ た。本発明では上述のようにアモルファス・シリコン膜 6 a が既にポリシリコン膜 6 p に変化し、B の拡散経路 となり得る粒界が減少している。このため、PMOS部 のゲート電極G1にはイオン注入やWSir膜7との積 層に起因してFが混入しているにもかかわらず、RTA 【0027】次に、基体の全面に減圧CVDによりWS 20 のような急速高温熱処理を経てもBがゲート酸化膜5中 へ拡散したり、あるいはこれを突き抜けて活性領域へ拡 散することはなかった。

> 【0031】この後、常法にしたがって層間絶縁膜の堆 積、接続孔の開口、上層配線の形成を行い、CMOSを 完成させた。本実施例で作成されたCMOSは、抵抗の 上昇、閾値電圧Vinの変動、界面準位の増加を招くこと なく、安定した高速動作を示した。

【0032】実施例2

本実施例では、低温・長時間アニールを行う前に、アモ 30 ルファス・シリコン膜のゲート電極形成部以外の領域を イオン注入により徹底アモルファス化することにより、 ゲート電極を構成するポリシリコン膜の一層の大粒径化 を図った。本実施例のプロセスを、図6ないし図11を 参照しながら説明する。

【0033】まず、アモルファス・シリコン膜6aの形 成(図2参照。)までを実施例1と同様に行った後、図 6に示されるようにゲート電極形成部をレジスト・パタ ーン13で被覆し、Si⁺ のイオン注入を行った。この ときのイオン注入条件は、たとえばイオン加速エネルギ n 型LDD領域8を形成した。続いて、今度はNMO 40 -10~30keV, ドース量1×1016/cm² とし た。これにより、ゲート電極形成部以外の領域は徹底ア モルファス化シリコン膜6aaに変化した。

【0034】上記レジスト・パターン13をO2プラズ マ・アッシングにより除去した後、実施例1と同じ条件 で低温・長時間アニールを行った。このアニールによ り、図7に示されるように、上記アモルファス・シリコ ン膜6aは、レジスト・パターン13で被覆されていた ゲート電極形成領域において巨大粒径ポリシリコン膜6 p 1 (添字 1 は相対的に大粒径であることを表す。)、 サイドウォール10および図示されないレジスト・パタ 50 それ以外の領域において小粒径ポリシリコン膜6ps

(添字sは相対的に小粒径であることを表す。) にそれぞれ変化した。ただし、上記小粒径ポリシリコン膜 6 ps は、巨大粒径と比較する都合で便宜的に小粒径と称するものの、実施例1で述べたポリシリコン膜 6 pと同様に大きな粒径を有するものである。

【0035】かかる部分的な粒径の差は、次のような機構により発生すると考えられる。図9ないし図11は、PMOS部の部分拡大断面図である。まず、図9においてゲート電極形成部をレジスト・パターン13で被覆されたアモルファス・シリコン膜6aにSi・をイオン注 10入すると、ゲート電極形成部以外の領域が徹底アモルファス化シリコン膜6aaに変化し、核形成速度が著しく低下する。レジスト・パターン13を除去した後に低温・長時間アニールを行うと、図10に示されるように、核14はまずゲート形成領域に発生し、これを起点として結晶粒成長が開始される。この結果、図11に示されるように、ゲート形成領域の結晶粒の粒径はそれ以外の領域におけるよりも大きくなり、巨大粒径ポリシリコン膜6plが形成される。

【0036】この後、図8に示されるように、Wーポリ 20 サイド膜の形成、そのパターニングによるゲート電極G 2 の形成、LDD領域の形成、サイドウォール10の形成、ソース/ドレイン領域12の形成と巨大粒径ポリシリコン膜6plへの不純物導入、不純物活性化アニールを実施例1と同様に行った。さらに、層間絶縁膜の堆積、接続孔の閉口、上層配線の形成を経てCMOSを完成させた。本実施例のCMOSにおいては、PMOSの動作特性が実施例1に比べて一層改善されていた。

【0037】以上、本発明を2例の実施例にもとづいて説明したが、本発明はこれらの実施例に何ら限定される 30ものではない。たとえば上記実施例では、アモルファス・シリコン膜6aへのp型不純物の導入をBF2+のイオン注入により行ったが、これはB+とF+の共イオン注入におり行ったが、これはB+とF+の共イオン注入に替えても良い。また、上記実施例ではゲート電極の上層側を構成する膜を減圧CVDにより堆積されたWSi,膜としたが、このWSi,膜はSALICID Eにより形成されてもよい。さらにあるいは、ゲート電極の上層側を高融点金属膜としてもよい。また、上記実施例2において、徹底アモルファス化を図るために注入 40されるイオンはSi+に替えてAr+としても良い。

【0038】その他、CMOS回路の構成、各膜の膜厚、堆積方法および条件、アニール条件、イオン注入条件の細部については、適宜変更が可能である。

[0039]

【発明の効果】以上の説明からも明らかなように、本発明を適用すればPMOSのp型ポリシリコン・ゲート電極中にBと共にFが含まれていても、Bの拡散を効果的に抑制することができるため、Fによる界面トラップ密度の低減効果はそのままに、閾値電圧V11の上昇やサブ 50

10

スレッショルド・スウィングの増大を防止することができる。このことにより、動作速度と信頼性に優れた微細なPMOSを構成することができ、さらにはこれを用いて信号伝達特性の改善されたCMOSを構成することが可能となる。

【図面の簡単な説明】

【図1】本発明をCMOSの製造に適用したプロセス例において、Si基板上で素子分離、ウェル形成、ゲート酸化を行った状態を示す模式的断面図である。

【図2】図1の基体の全面にアモルファス・シリコン膜 を堆積させた状態を示す模式的断面図である。

【図3】低温・長時間アニールを行い、図2のアモルファス・シリコン膜をポリシリコン膜に変化させた状態を示す模式的断面図である。

【図4】図3のポリシリコン膜上にWSi、膜を堆積させてW-ポリサイド膜を構成し、これをパターニングしてゲート電極を形成し、低濃度イオン注入によりLDD領域を形成した状態を示す模式的断面図である。

【図5】図4のゲート電極の側壁面上にサイドウォール を形成し、高濃度イオン注入によりソース/ドレイン領 域を形成すると共に、ポリシリコン膜にも不純物を導入 している状態を示す模式的断面図である。

【図6】本発明のCMOSの製造に適用した他のプロセス例において、アモルファス・シリコン膜にイオン注入を施すことにより、ゲート電極形成部以外の領域を徹底アモルファス化させた状態を示す模式的断面図である。

【図7】低温・長時間アニールを行い、図6のアモルファス・シリコン膜をゲート電極形成部において特に粒径の大きいポリシリコン膜に変化させた状態を示す模式的断面図である。

【図8】Wーポリサイド膜の形成、そのパターニングによるゲート電極の形成、LDD領域の形成、サイドウォールの形成、ソース/ドレイン領域の形成とポリシリコン膜への不純物導入を行った状態を示す模式的断面図である。

【図9】図6のPMOS部の部分拡大断面図であり、ア モルファス・シリコン膜のゲート電極形成部以外の領域 にイオン注入を施して徹底アモルファス化させた状態を 示す。

【図10】低温・長時間アニールにより、図9のアモルファス・シリコン膜のゲート電極形成部に優先的に核を発生させた状態を示す模式的断面図である。

【図11】ゲート電極形成部の粒径がそれ以外の領域に 比べて大きいポリシリコン膜が形成された状態を示す模 式的断面図である。

【符号の説明】

- 3 p型ウェル
- 4 n型ウェル
- 5 ゲート酸化膜
- 6 a アモルファス・シリコン膜

6 p ポリシリコン膜


6 p 1 巨大粒径ポリシリコン膜

6 ps 小粒径ポリシリコン膜


11 n⁺ 型ソース/ドレイン領域

G₁ ゲート電極


【図1】




[図3]



【図5】



【図11】




12 G₂ (巨大粒径ポリシリコン膜により構成される) ゲート電極

12 ソース/ドレイ領域


13 レジスト・パターン

14 核


[図2]




【図4】



【図6】





フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/336

H01L 29/78

301P